2008/08/23(土)[製作] ヘッドフォンアンプ~その1

2008/08/23 23:59 工作::amp

動機

単3電池式 高音質ヘッドホンアンプ(改良型)の追試というか,製作をなぞってみる.

材料はそろえたハズなので,JFETのIdss測定を行い,実際の製作準備を進める.

Idss測定

Idss 測定 JFETで検索すると,いくつかのWebPageで測定例や冶具紹介をみることができる.私も冶具を作るかナァと考えていたものの,作らずじまいである.今回は手軽にブレッドボードと安定化電源・テスタ2つを用いて下記の要領で測定した.
ただし,個人的解釈による実践であり,文献の参照等,裏づけをもって作業をしているわけではないので注意されたい.データシートのIdss測定条件とも異なるので少々不安ではあるが,今回のヘッドフォンアンプの電源は乾電池であり,その電圧におけるIdsを汁必要があると判断した.

測定手順
  1. 測定方法は,G-Sを短絡し,接地.
  2. Vdsに電圧を印加して,Idsを測定する.

ただし,測定器の内部抵抗を考慮し,素子のD/Sに電圧計を並列に接続する.
素子と電圧計をまとめた端子に対して,電源から電流計を通して電力を供給する.
Vdsの電位が測定希望値となるように,電源の出力を調整する.

即定時の注意事項

素子の温度変化により電流値が変化するので,素子温度をあわせて測定することが望ましい.
素子によっては電圧印加時にばたつくことがあるようだ.*1

Vdsが低い場合,30秒程度で落ち着くことが多く,その後に測定することとした.
Vds=10.0V時には,時間が経つにつれIdsが増加した.パッケージを触ると暖かくなっており,息を吹きかけて冷ましてやると電流が減少することを確認できた.このことから,低電圧で安定させてから,10Vにあげて可能な限り早く電流地を読み取ることとした.2SK170の動作電圧付近のデータを取り終わってから,Vds=10の値も見てみたいと思い,2SJ74の即定時にのみ当該項目を加えた.

測定結果

千石電商で3個入りの個袋をそれぞれ5セット,15個購入しました.場所は大阪日本橋店です.関西にもできて助かってます.


2SK170BL

1.001.101.20
6.136.186.23
6.206.256.30
6.276.326.38
6.396.466.52
7.187.257.32
7.547.627.69
7.737.817.88
8.758.848.92
8.848.929.00
8.898.999.08
9.119.219.30
9.189.289.37
9.259.359.44
9.379.479.57
9.539.649.73

ただし,項目はVgsの電位を示す[V].各測定値の単位は[mA].


2SJ74BL

10.01.001.101.20
6.786.296.316.33
7.446.906.936.96
7.466.906.926.95
8.107.537.567.59
8.207.657.687.71
8.397.777.807.83
8.527.977.998.01
8.537.978.008.03
9.378.698.738.76
9.739.029.079.11
10.109.469.509.54
10.329.669.719.74
10.339.749.799.83
10.359.649.699.74
10.449.819.869.90

ただし,項目はVgsの電位を示す[V].各測定値の単位は[mA].
値の符号は全てマイナスを省略.


*1 : ぼろい電源を使ったので,ソレのせいかもしれないが・・・

下準備完了?

測定結果より,オフセットが出ないように旨くペアがとれるかどうか.片チャネルで3~4個使う必要があるようだが,コレは少し厳しいか.最終的に負荷にIdssの総和が等しければゼロ電位の際にオフセットがでなくなるが,特性曲線が全て相似ではないと考えられないだろうか.

甘い考えで行くと,多少,歪が増える程度か?
それよりも電流バランスが異なるということは,熱結合しておいたほうが良いということだろうな..電流流せる素子が,発熱して,より電流を流そうとしてしまい,ばらつきが大きくなる=歪が大きくなる,と考えられるのではないか.ペア品と言っても,カーブが違うから正弦波入力時に正負の入力に対してそれぞれの出力が異なるのだろうな..
ということで,真面目にペアを考えるなら,P-ch/N-chそれぞれの総和が等しい=オフセット電位を出さない,かつ,各チャネルのFETのIdssも,動作電圧において等しい必要がある,ということだろうか.

15個でコレだけばらつくと,確かに100個や200個以上選別する必要は感じるな・・・.コストと労働力が問題だナ.今回は・・・,左右のバランスも考慮して,できるだけ総和が等しくなるように選別しよう.かつ,FETの1対1ペアはVds=1.1付近で調整するか.eneloopを前提とするならば,1.2V程度の滞留時間(?)が長いようだしな.P-ch(2SJ78)のほうが,Vdsに対してIdssの変化がゆるいので,電池電圧によってオフセット電圧も変わってきそうだねぇ.細かいところだと配線の対象性も確保しておかないと,綺麗にはできない,と.

まぁ,ヘッドフォンにDC印加して,もしかすると寿命が縮むとか,性能を発揮できないという状況がでるかもしれない,といったところだろう.あまり気にせずに軽く作ってみるか.FETはパラ数を増減しやすいように蛇の目に配線しておくことにしよう.
その前にケースに入るよう,基板を調整しないといけなさそうだな..."入る"と書いていたのに,さくっと入らない罠.なんか間違ってるかな・・・.

OK キャンセル 確認 その他